DECADE COUNTER

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK

Tanggal Percobaan: Selasa, 26 September 2023

Tanggal Penyerahan: Selasa, 03 Oktober 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Decade Counter
3. Tanggal Praktek : 26 September 2023
4. Tanggal Pengumpulan Laporan : 03 Oktober 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 6
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....6
E. SOAL DAN HASIL PERCOBAAN 7
F. ANALISA DATA.....12
G. KESIMPULAN 12
H. SARAN.....13
DAFTAR PUSTAKA 14

A. MAKSUD DAN TUJUAN PERCOBAAN


1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja up decade counter asinkron yang memiliki output 7 segment display
3. Mahasiawa mampu memahami cara kerja down decade counter asinkron yang memiliki output 7 segment display
4. Mahasiswa mampu merangkai rangkaian up decade counter asinkron yang memiliki output biner maupun 7 segment display
5. Mahasiswa mampu merangkai rangkaian down decade counter asinkron yang memiliki output biner maupun 7 segment display

B. DASAR TEORI

Edge -Triggered Flip-flop


Edge-triggered flip-flop adalah modifikasi pada flip-flop yang memungkinkan keadaan hanya berubah selama periode waktu kecil ketika pulsa clock berubah dari 0 menjadi 1 atau sebaliknya. Dikatakan memicu di tepi pulsa clock, dan dengan demikian disebut edge-triggered flip-flop. Flip-flop dapat dipicu oleh tepi naik (0->1, atau positive-edge triggered) atau tepi jatuh (1->0, atau negative-edge triggered).

Konsep di balik flip-flop adalah bahwa arus yang mengalir di dalam sirkuit tidak seketika, tetapi selalu memiliki penundaan singkat tergantung pada ukuran sirkuit, gerbang yang harus dilalui, dll.



Dalam diagram ini, akan tampak bahwa persamaan Boolean selalu salah, sehingga rangkaian ini harus selalu menghasilkan output 0. Namun karena ada lag kecil tapi sekarang dalam arus yang melewati gerbang NOT, ada periode waktu yang kecil tapi terbatas ketika dua input ke gerbang AND keduanya akan menjadi 1 (ketika jam bertransisi dari 0 ke 1), dan output dari rangkaian akan menjadi 1.

Waktu yang dibutuhkan dapat dilihat di diagram berikut; waktu tersebut disebut *raising edge trigger*



Penundaan singkat ini dapat digunakan untuk mengubah sirkuit sedemikian rupa sehingga hanya akan berubah selama pemicu tepi singkat ini. Karena Δt lebih kecil dari logika kombinasional apa pun, ini menghilangkan kebutuhan untuk membuat kait kedua untuk mempertahankan keadaan yang valid.

Counter Asinkron

Pencacah (counter) Asinkron menggunakan flip-flop yang dihubungkan secara seri sehingga pulsa clock input nampak beriak melalui pencacah (counter). Sebuah pencacah Asinkron dapat memiliki 2^n-1 mungkin keadaan pencacahan misalnya MOD-16 untuk counter 4-bit, (0-15) sehingga ideal untuk digunakan untuk pembagi frekuensi.

Tetapi juga dimungkinkan untuk menggunakan konfigurasi pencacah asinkron dasar untuk membangun pencacah khusus dengan status pencacahan kurang dari jumlah output maksimumnya. Misalnya, modulo atau pencacah (counter) MOD. Ini dicapai dengan memaksa pencacah untuk mengatur ulang sendiri ke nol pada nilai yang ditentukan sebelumnya menghasilkan jenis pencacah asinkron yang memiliki urutan terpotong.

Kemudian pencacah n-bit yang menghitung hingga modulus maksimumnya (2^n) disebut pencacah sekuensial penuh dan pencacah n-bit yang modulusnya lebih kecil dari kemungkinan maksimum disebut pencacah terpotong.

Tetapi mengapa kita ingin membuat pencacah (counter) terpotong asinkron yang bukan MOD-4, MOD-8, atau modulo lain yang sama dengan kekuatan dua. Jawabannya adalah kita dapat menggunakan logika kombinasional untuk mengambil keuntungan dari input asinkron pada flip-flop.

Jika kita mengambil pencacah (counter) asinkron modulo-16 dan memodifikasinya dengan gerbang logika tambahan, dapat dibuat untuk menghasilkan keluaran pencacah dekade (bagi-oleh-10) untuk digunakan dalam pencacah-an desimal standar dan rangkaian aritmatika.


Pencacah seperti itu umumnya disebut sebagai Pencacah Counter Decade. Pencacah (counter) dekade membutuhkan pengaturan ulang ke nol ketika jumlah output mencapai nilai desimal 10, yaitu. ketika DCBA = 1010 dan untuk melakukan ini kita perlu memasukkan kondisi ini kembali ke input reset.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN


1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Resistor :
   a) 330 Ω (11 buah)
   b) 100 Ω (1 buah)
5. Potentiometer 10k Ω : 1 buah
6. LED : 4 buah
7. Kapasitor 470 uF : 1 buah
8. Saklar push button : 1 buah
9. Komponen IC :
   a) IC 7413 2 buah
   b) IC 7474 2 buah
   c) IC 7408 1 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merangkai rangkaian pembangkit clock otomatis



3. Merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian up decade counter dengan output 7 segment display









b. Rangkaian down decade counter dengan output 7 segment display



















4. Uji tabel kebenaran dari tabel data uji.

E. SOAL DAN HASIL PERCOBAAN



1. Rangkaian up decade counter asinkron dengan output 7 segment display











Clk	Tampilan 7 Segment	Foto Praktikum
		
↑		
↑		











Clk	Tampilan 7 Segment	Foto Praktikum
↑		
↑		
↑		
↑		
↑		

Clk	Tampilan 7 Segment	Foto Praktikum
↑		
↑		
↑		

2. Rangkaian down decade counter dengan output 7 segment display

Clk	Tampilan 7 Segment	Foto Praktikum
		

Clk	Tampilan 7 Segment	Foto Praktikum
↑		
↑		
↑		
↑		
↑		

Clk	Tampilan 7 Segment	Foto Praktikum
↑		
↑		
↑		
↑		
↑		

F. ANALISA DATA

Pada praktikum kali ini dilakukan perangkaian dan pengujian dari rangkaian decade counter atau counter mod-10 menggunakan flip-flop. Flip-flop yang digunakan adalah D-flipflop atau menggunakan IC 7474 yang merupakan D-FF yang aktif di sisi naik. Decade counter yang dibuat adalah up dan down decade counter asinkron.

Pada dasarnya, decade counter merupakan counter biasa dengan modulus 10. Maka dari itu, untuk membuat **up decade counter** sama seperti membuat up counter modulus 10. Mula-mula buat dahulu counter 4 bit atau modulus 16, lalu desain agar counter mereset setelah hitungan 9. Keluaran dari rangkaian tersebut ialah display pada 7-segment menampilkan bilangan 0, lalu 1, 2, 3, dan seterunya sampai 9 lalu berulang lagi dari 0, ke 1, dan seterusnya. Pada praktikum didapat keluaran yang mengitung secara acak atau ada bilangan yang terlewat. Hal tersebut dapat diatasi dengan rangkaian pen-delay yang terbut dari resistor dan kapasitor yang disusun secara parallel, dengan resistor terhubung ke Vcc dan kapasitor ke ground, kemudian keluaran dari gerbang NAND dihubungkan ke antara resistor dan kapasitor tersebut. Besar resistansi dan kapasitansi yang digunakan bergantung pada kemampuan IC, apakah perlu delay yang lama atau sebentar, jika perlu delay yang lama maka digunakan resistor dan kapasitor yang memiliki nilai resistansi dan kapasitansi yang besar, dan sebaliknya.

Rangkaian **down decade counter** juga pada dasarnya merupakan down counter modulus 10 yang dapat dibuat dari counter modulus 16 yang dimodifikasi agar mulai menghitung dari 9. Keluaran dari rangkaian ini adalah display pada 7-segment menampilkan bilangan 0, lalu 9, 8, 7 terus mundur sampai 0 lagi lalu 9, 8 dan seterusnya berulang-ulang. Pada perangkaian down counter juga terdapat keluaran yang menghitung acak dan bilangan yang terlewat dan dapat diatasi dengan menggunakan rangkaian pen-delay.

G. KESIMPULAN

- Decade counter pada dasarnya sama dengan counter modulus 10, yaitu counter modulus 16 yang dimodifikasi
- Up decade counter merupakan counter yang memiliki keluaran bilangan yang menghitung dari 0 sampai 9 lalu berulang
- Down decade counter merupakan counter yang memiliki keluaran bilangan yang menghitung dari 9 sampai 0 lalu berulang
- Keluaran yang menghitung acak atau ada angka yang terlewat dapat diatasi dengan rangkaian pendelay yang terhubung ke keluaran gerbang NAND. Rangkaian pen-delay dapat dibuat dari resistor dan kapasitor yang terhubung paralel

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] "9.4: Edge Triggered Flip-Flop," *Engineering LibreTexts*, Jun. 26, 2020. https://eng.libretexts.org/Bookshelves/Electrical_Engineering/Electronics/Book%3A_Digital_Circuit_Projects_-_An_Overview_of_Digital_Circuits_Through_Implementing_Integrated_Circuits_(Kahn)/09%3A_Memory_Basics_-_Flip-Flops_and_Latches/9.04%3A_Edge_Triggered_Flip-Flop

[3] "Pencacah (Counter) Asinkron." https://abdulelektro.blogspot.com/2019/06/pencacah-counter-asinkron.html (accessed Sep. 10, 2023).